پیمائش کا چکر اور ٹرانسفارمر وائنڈنگ کی ڈی سی مزاحمت کا طریقہ

سمیٹ کی ڈی سی مزاحمت کی پیمائش کا مقصد
سمیٹنے والے ویلڈنگ کے جوڑوں کے معیار کو چیک کریں اور کیا سمیٹنے کے موڑ کے درمیان کوئی شارٹ سرکٹ ہے؛
چیک کریں کہ آیا وائنڈنگ کنڈکٹرز یا لیڈ تاروں میں کوئی ٹوٹی ہوئی تاریں یا کھلے سرکٹس ہیں؛
چیک کریں کہ آیا ٹیپ چینجر کی ہر پوزیشن کا رابطہ اچھا ہے، اور آیا ٹیپ چینجر کی اصل پوزیشن اشارہ کردہ پوزیشن سے ملتی ہے؛
کیا کوئی ٹوٹی ہوئی پٹی یا دیگر مسائل ہیں جن کے ساتھ ونڈنگز متوازی زخم ہیں؟
ٹیسٹ سائیکل
1) حوالگی کے دوران
2) بڑی مرمت کے بعد
3) 1-3 سال
4) نل کی پوزیشنوں کو تبدیل کرنے کے لیے آف لوڈ ٹیپ چینجر ٹرانسفارمر
5) آن لوڈ ٹیپ چینجر ٹرانسفارمر کے ٹیپ چینجر کی دیکھ بھال کے بعد (تمام نلکوں پر)
6) جب ضروری ہو۔
ڈی سی مزاحمتی ٹیسٹر
تجرباتی اصول
جب وقت t صفر ہوتا ہے، I=0، اور جب t ∞ ہوتا ہے، I=En/R، استحکام تک پہنچتا ہے۔
ٹرانسفارمر وائنڈنگز کی اعلی انڈکٹینس اور کم مزاحمت کی وجہ سے، انڈکٹنس کئی سو ہینریز تک پہنچ سکتا ہے اور وقت مستقل نسبتاً بڑا ہوتا ہے۔ ہائی وولٹیج اور بڑی صلاحیت والے ٹرانسفارمرز کے لیے، ریزسٹر کے استحکام کے وقت کی پیمائش میں کئی منٹ، دسیوں منٹ، یا اس سے بھی گھنٹے لگتے ہیں۔ پیمائش کی درستگی کو یقینی بنانے کے لیے مناسب پیمائش کے طریقوں اور آلات کا انتخاب کلید ہے۔
پیمائش کے وقت کو کم کرنا (یعنی ٹی ویلیو کو کم کرنا) تجربہ کو بہتر بنانے میں بہت مؤثر ہے۔ کمی کو حاصل کرنے کے لیے، L کو کم کرنے یا R بڑھانے (یعنی اضافی مزاحمت میں اضافہ) کا طریقہ استعمال کیا جا سکتا ہے۔ L کو کم کرنے سے پیمائشی کرنٹ میں اضافہ ہو سکتا ہے اور آئرن کور کی سنترپتی ڈگری کو بہتر بنایا جا سکتا ہے، یعنی آئرن کور کے مقناطیسی پارگمیتا گتانک کو کم کرنا اور R کو بڑھانا۔ اسے سرکٹ میں سیریز میں ایک مناسب اضافی ریزسٹر شامل کر کے حاصل کیا جا سکتا ہے۔ عام طور پر، اضافی ریزسٹر ماپا ریزسٹر سے 4-6 گنا ہوتا ہے۔ اس وقت، پیمائش وولٹیج کو بھی بڑھایا جانا چاہئے تاکہ کرنٹ بہت چھوٹا ہو اور پیمائش کی حساسیت کو متاثر نہ کرے۔
تجرباتی نتائج کا تجزیہ اور فیصلہ
1) 1.6MVA سے اوپر والے ٹرانسفارمرز کے لیے، ہر فیز کے وائنڈنگز کے درمیان مزاحمت کا فرق تین فیز کی اوسط قدر کے 2% سے زیادہ نہیں ہونا چاہیے۔ بغیر کسی نیوٹرل پوائنٹ کے وائنڈنگ کے تاروں کے درمیان فرق تین مرحلوں کی اوسط قدر کے 1% سے زیادہ نہیں ہونا چاہیے (غیر توازن کی شرح=(تینوں مراحل میں زیادہ سے زیادہ قدر کی پیمائش - کم از کم قدر)/ریتھمیٹک اوسط تین مراحل)۔
2) 1.6MVA اور اس سے نیچے کے ٹرانسفارمرز کے لیے، فیز ٹو فیز فرق عام طور پر تین فیزز کی اوسط قیمت کے 4% سے زیادہ نہیں ہونا چاہیے۔ لائنوں کے درمیان فرق عام طور پر تین مراحل کی اوسط قدر کے 2% سے زیادہ نہیں ہونا چاہیے۔
3) ایک ہی مقام اور درجہ حرارت پر پچھلے نتائج کے مقابلے ہر فیز وائنڈنگ کی مزاحمت میں کوئی خاص فرق نہیں ہونا چاہیے۔ فرق 2% سے زیادہ نہیں ہونا چاہیے، اور جب یہ 1% سے زیادہ ہو جائے تو توجہ دی جانی چاہیے۔
4) ری ایکٹر حوالہ پھانسی